PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-173391

(43)Date of publication of application: 10.07.1989

(51)Int.CI.

G11C 11/34

(21)Application number : 62-330086

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.12.1987


(72)Inventor: FUJII HIDETAKE


(54) MOS TYPE CHARGING AND DISCHARGING CIRCUIT

(57)Abstract:

PURPOSE: To obtain a charging and discharging circuit for large capacity load of satisfactory controllability by setting the thresholds of first and second pchFETs to be almost equal and causing the channel width of the second FET to be an f-fold channel width of the first FET.

CONSTITUTION: At first, a sense enable terminal SEN is low and an nchFET Q4 is turned off. Then, a pchFET Q1 is turned on and charged to capacity C. A connecting point SEP of the gate of Q2 and Q3 and the C is high and the Q3 is turned off. When the terminal SEN goes to be high, the Q4 is turned on and the Q2 is turned on by the discharging of the C. After the connecting point SEP is determined by the value of a CR, it goes to be a constant potential. When the impedances of the FET Q2 and Q4 is enough smaller than an R, and the threshold of the Q2 is VTP and the potential of the connecting point SEP is VCC, a bias current IB flowing in the Q4 is used and a charging current IC flowing in the Q3 can be calculated by using channel widths WQ3 and WQ2. Thus, when the dimension ratio of the R.





WQ2 and WQ3 is determined, the peak value of the charging current can be accurately set and the rising characteristic of the current can be also controlled accurately by the selection of the C value.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本 園 特 許 庁(J P)

40 特許出際公開

② 公 開 特 許 公 報 (A)

平1~173391

Mint Cl. 4

識別記号

庁内整理番号

母公開 平成1年(1989)7月10日

G 11 C 11/34

353

秀 壮 E-8522-5B

審査請求 有 発明の数 1 (全5頁)

60発明の名称 MOS型充放電回路

> 创特 爾 昭62-330086

砂川 7 昭62(1987)12月28日

砂発 明 者

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝総合

研究所内

⑪出 顋 人 株式会社東芝

智豪川県川崎市鞏区堀川町72番地

升理士 鈴江 武彦 外2名

1. 発明の名称

MOS型完放電回路

2. 存許路水の箱題

(1). 第1及び第2のMOSトランジスタの 一方の端子を築1の電源端子に接続し、上記矩2 のMOSトランジスタの他方の端子を負荷顧路に **複粒し、上記第1のMOSトランジスタの他万の** 瑞子及びゲート帽子と上記簿2のMOSトランジ スクのゲート帽子とを共適にインピーダンス選手 を介して上記一方の電源端子とは異なる他方の電 | 顕端子に接続し、客盛素子を上記第2のMOSト ランジスタのゲート監督に接続し、上記頭1及び 第2のMOSトランジスタの調館電圧を大略等し く設定し、上記第2のMOSトランツスタのチャ ンネル幅を上記第1のMOSトランジスタのチャ ンネル値より大きく設定し、上記インピーダンス 歳子の抵抗値を上記第IのMOSトランジスクの 毎個インピーダンスより大きく設定したことを特 後とするMOS型完款電回路。

(2)、スイッチング素子を上記一方の電源剤 子と上記インピーダンス粉子及び上記録1MCS トランジスタの他方の端子の接続点との間に設け たことを特徴とする特許請求の範囲節1項記録の MOS型无放花回路。

3. 発明の詳細な説明

(成業上の利用分野)

この強明は、大容量負荷を完放電するMOS型 光版電風路に関し、特に、光版電電流の立上りや ピークを調仰することが可能はMOS世先放移回 路に関する。

(继来技術)

従来、周期型MOSメモリに於いては、チップ 内の大容益負債を充態、故障する動作、例えばダ イナミック・ランダム・アクセス・メモリのセン ス、リストア等の動作がしばしば覚まれる。この ような場合、光致電動作に伴う電源電流の急激な 立上りや地球で流の高いピークは、チャブ外部の 低級ノイズの原限となり、メモリの不良原因や動

特問手1~173391(2)

作マージンの労化を選来する。このような京燈発 生を防止すべく従来より地様電視の立上りや電磁 雅識の商いピークを解斜する工夫がなされている。 別えば、K. Shinohigashi etal., A 65as CMOS DRAM with a Twisted Drivelia Sense Ampiliter, ISSCC 87 Digest p.18~p19に於いて見られるよ うな方法がある。これは、第3回に示す如くセン スアンプ駆動回路に於いて充電を行うMOSトラ ンジスタをMOSトランジスタQi, Q2, Q3 に分割して、失々のトランジスタQI、QI、 Q8を位相差を有するPチャンネルのセンスイネ イプル信号SEP1. SEP2, SEP3 で邀勤 する。脳動タイミングは、毎4関に承す如くに行 われ、双雄電流のピークかろつの小さなピークに 分割され、望ね合わされる。

(従来技術の問題点)

然し、上記のような方法は以下の如き関別点を育する。第1に過延回路DCL、DC2、DC3 等多くの数子を必要とし、チップ面積が増加する。

(発明の目約)

この発明は、上記の問題点を解決すべく為されたもので、案子数を少く設計値、制御能に優れ、大変重負荷を駆動することが可能な傾じる型光鉄電回路を提供することを目的とするものである。

(悶矧点を解決するための手段)

(発明の構成)

この意明は、第1及び第2のPチャンネル MOSトランジスタのソース端子を電源端子に接 ี 起し、ダ2のアチャンネルMOSトランジスタの ドレインボ子をセンアングより或る負荷回路に接 **乾し、第1のPチャンホルMCSトランジスタの** ドレイン幌子及びゲート端子と第2のアチャンキ ルMOSトランジスタのゲート燗子とを共激に抵 抗を介して機地囃子に接続し、第一マップナーンキ 专名直出子をÍR 2 の P チャンネル M O S トラング スタのゲート端子に接続して成り、箔I。第2P チャンネルMOSトランジスクの関道電圧を大略 夢しく設定し、第2の P チャンネルMOSトラン ジスタのチャンネル幅を超るのアチャンネル MOSトランジスタのチャンネル榀の「倍とした しのである。

(発明の作用)

上記の様にこの発明は、第1, 第2のアチャン

ネルMOSトランジスタの関連程度を大吃等しく 設定し、第2のPチャンネルMGSトランジスタ のチャンネル騒を第1のPチャンネルNOSトラ ンジスタのテャンネル脳の1倍としているので、 第2のPチャンネルMOSを流れる完造電流は割 1のPチャンネルMOSトランジスタと低抗を流れる洗練の1倍となる。

(実施例)

この発明による実施例を図面に基ずき説明する。 第1図(a)は、この約明によるMOS競売 放射 MOSトラングスクQI。 Q3、Q3のソース 場子が失々電磁端子に接続され、トランジスタ QIのゲート増子は、センスイネイブルが子 SENに接続されている。トランジスタQ1のよう しイン帽子は複数のセンスアンブS/Aより或る 位が回路LCに接続され、トラングスタQ1のド レイン相子とゲート端子とトラングスタQ3のゲート サイン相子とは容量素子であるコンデンサCに接続 されている。トランジスタQ1とトラングスタ なれている。トランジスタQ1とトラングスタ

特辦平1-173391(3)

上記構成のこの発明によるMOS型充放器回路の動作について説明する。第2回、に示すタイミングティートをお照して説明する。先ず、初期段時に於いては、センスイホイブル端子SENは低レベルであり、NチャンネルMOSトランジスタQIはオンしている。この時、コンデンサCには

形でかチャーツされておりトランジスタQ1.Q1のゲート給子とコンデンサCの協議点3EPに於ける電位は、商レベルにおり、トランジスタQ1 はオフしている。センスイネィブル場子SENが商レベルになるとトランジスタQ1がオンし、抵抗Rを通してコンデンサCの充電電荷の故場で接触点3EPの理位が下降する。接続点3EPの理位の下降によりトランジスタQ2がオンし、トランジスタ

Q 2 を流れる電流と抵抗 R を洗れる電流とのバランスがとれた時点で複雑点 S E P の電位は一定となる。接続点 S E P に於ける電位が一定となる時間はコンデンサ C の容量と抵抗の抵抗酸との積で 油電をカス

このとき、トランジスクQ2、Q4のインピー ダンスが抵抗Rのインピーダンスより充分に小さいものと仮定すれば、接続点SEPに於ける程位は推改管圧VCC、トランジスクQ2の関値管圧を VTPとすると、VCC- | VTP!となる。

従って、トランジスタQ2、 抵抗 R , トランジスクQ1 を流れるパイアス 電航 I B は、

15 - (VCC-|VT i) / R (1)

一方、トランジスタQ 8 を遊れる泥電電流 4 C は、

ј¢ = [8 × (₩Q8/₩Q2) (2) ዽዹጜ.

ここに、W Q8は、トラングスタ Q g のチャンネル艦、W Q2は、トラングスタ Q 2 のチャンネル輪である。

(2) 式が収立するのはトランジスタQ2.Q3 のソース形位 (VCC), ゲート電位(SEP) が共通なためである。

(1) 式、 (2) 式から明らかなように光視な 送しては、トランジスタQ 2 、 Q 3 のチャンキル 幅の寸法地、抵抗Rの抵抗値、電流電圧 V CC/トラ ンソスタQ 2 の関電理区 V TPのみで決定される。 また、電源電流の立上り設形は抵抗 A とコンテン サ C の時定数のみで決定される。 尚、実施例の説 明 は、トランジスタ Q 1. Q 2 が P チャンネル M O S トランジスタの場合について説明したが、 この発明は上記のものに限定されず、トランジスタ タ Q 2 、 Q 3 を N チャンネル M O S トランジスタ <u>アボガでかた。</u> について適用することは勿論のことである。

(発明の効果)

逆に、この発明によるMOS型充波性回路に於いては、(2)式は、トランジスタQ8,Q5のチャンネル幅の寸法北、即ち魏列学的なパターン寸法で決定されており、(1)式は、抵抗只の低

特開平1~173391(4)

抗値とトランジスタQ8.Q8の調査施圧に依存 SEN……センスイネィアル嶋子。 するのみであり、デバイスパラメータによる変数 が少ない。従って、デバイスパラメータの本数に

が少ない。従って、デバイスパラノータの変勢に よる影響を絶ど受けない。

4. 図面の簡単な説明

第1図(a)は、この発明によるMOS型完飲 質風路の図路神成図、

第1図(b)は、第1図(a)に於けるセンス アンブの具体的な回路機成図、

第2回は、第1回(s)に示したこの動列によるMOS型充鉄電回路のタイミングチャート、


第3図は、従来のMOS型完放電回路の回路構成図、


第4圏は、第3圏に示した従来のMOS型光放着同路のタイミングチャートである。


Q1. Q2. Q8 …… PチャンネルMOSトランジスタ、Q4. Q4 …… NチャンネルMOSトランジスタ、 R ……抵抗、 L C …… 負得回路、

S/A……センスアンプ、C……コンデンサ、


出願人代理人







特開平1-173391 (5)



4